HomeEconomy반도체 전공정 집적도 상승 주요 변화: EUV 적용

반도체 전공정 집적도 상승 주요 변화: EUV 적용

반도체 미세화를 위해 노광 공정에서 광원의 파장이 짧아지고 있다. 기존 파장인 DUV(심자외선, ArF)에서 EUV(극자외선)로 전환이 시작됐다. 비메모리에서는 7nm 부터, DRAM에서는 1Znm 또는 1anm부터 EUV가 적용되고 있다. EUV는 ArF 대비 파장이 약 14배 짧아서 더 세밀하게 회로를 그릴 수 있다.

DUV 및 DUV Lithography
DUV 및 DUV Lithography

유일한 EUV 장비 제조사인 ASML에 따르면, 2020년 EUV 장비 보급 비중은 파운드리 90%, 메모리 10%였다. 주요 반도체 생산업체들은 비메모리에 이어 메모리에서도 EUV 적용을 확대하고 있어, 메모리 적용 비중의 점진적으로 확대될 전망이다. 삼성전자는 3Q20부터 P2(평택 2라인) DRAM 1Znm 공정에 도입했다. 3Q21부터 1anm에도 적용해 DDR5 제품 양산 확대를 밝혔다. SK하이닉스는 M16(이천) 1anm부터 도입했다.

EUV 적용은 공정 Step 수 감소가 발생한다. EUV 장비 개발이 늦어져서 어쩔 수 없이 사용하고 있었던 DPT, QPT 등 멀티 패터닝이 싱글 패터닝으로 회귀한다. 생산업체들은 EUV 장비 구매 비용보다, 공정 Step 수 감소 효과가 더 크기 때문에, EUV를 적용하여 비용 절감이 가능하다.

EUV 도입에 따른 관련 공정 별 영향 요약
EUV 도입에 따른 관련 공정 별 영향 요약

멀티 패터닝이 싱글 패터닝으로 바뀌면서 Spacer 관련 CVD 증착 또는 식각 Step 수가 감소할 수 있다. Spacer 공정이 삭제되기 때문이다. Spacer 증착은 DPT(Double Patterning Technique)에서 1회, QPT(Quadruple Patterning Technique)에서 2회 필요하다. 싱글 패터닝에서는 Spacer가 필요하지 않다. ALD는 기존 Spacer 증착에 사용되지 않았기 때문에 EUV 도입에 따른 감소는 없다. 오히려 미세화로 인해 ALD 공정은 증가한다.

DPT에서의 Spacer / QPT에서의 Spacer
DPT에서의 Spacer / QPT에서의 Spacer

반도체 전공정 기술의 최우선적인 목표는 집적도 향상이다. DRAM과 비메모리 업체들은 공정 미세화로, NAND 업체들은 적층 단수 증가로 접근하고 있다. 관련하여 세부적인 공정 기술 변화 방향성을 생산업체와 밸류체인 업체들이 유기적으로 호흡하고 공유하는 것이 중요하다.

RELATED ARTICLES

Latest